面向超高速互连接口的时钟生成和分发技术

演讲者:   许灏，复旦大学

时间:      2025年11月13日，9:30

邀请人:   寇煦丰

地点:     信息学院 3-301

摘要:

超高速互连接口是支撑集成芯片系统的底层技术之一，在晶体管速度增长逐渐饱和的情况下，继续保持互连接口数据率和能效比的提升是亟待解决的难题，设计低成本、宽频带、低抖动的多相位时钟电路是这一矛盾的典型体现。采用锁相环级联分频器的经典架构中片上振荡器工作频率需要随数据率的提升线性增加，不再适应当下数据率提升的需求。本报告将总结目前超高速互连接口中频率综合、时钟生成和分发的研究进展，对报告人课题组提出的数字型锁相环技术和交叉耦合注入锁定振荡器技术进行详细介绍，展望在小面积低成本边界条件下时钟生成和分发电路通向更高数据率的演进。

报告人简介:

许灏，复旦大学青年研究员，IEEE高级会员，2010年复旦大学微电子学本科学位，2018年加州大学洛杉矶分校电子与计算机工程博士学位，长期从事射频、模拟以及混合信号集成电路设计研究。2017至2019年在Broadcom全职参与研发基于DSP的高速Serdes接口，2019年至2021年于Apple全职参与研发高性能无线通信芯片，2021年至今于复旦大学全职工作，发表IEEE JSSC、IEEE ISSCC等国际高水平期刊和会议论文30多篇。