上海科技大学 | English | 地图
首页> 教职员工> 师资介绍
Prof. Yajun Ha / 哈亚军 教授

电 话:(021) 20685371
Email :hayj@@shanghaitech.edu.cn
办公室:上海市浦东新区华夏中路393号信息学院1D-401A室
个人主页: http://sist.shanghaitech.edu.cn/faculty/hayj

研究领域

  • FPGA结构、设计工具及应用
  • 超低功耗数字电路与系统设计
  • 硬件安全、智能与无人驾驶汽车、机器学习相关嵌入式系统研究及应用


个人简历

      哈亚军于1996年获浙江大学电子工程学士学位,2000年获新加坡国立大学电子工程硕士学位,2004年获比利时鲁汶大学电子工程博士学位。他将于2017年1月全职加入上海科技大学信息科学与技术学院担任教授。他目前担任新加坡资讯与通信研究院科学家及比亚迪联合实验室主任,曾历任新加坡国立大学电子与计算机工程系助理教授、兼职副教授,并曾在比利时欧洲微电子中心 (IMEC) 和上海航天局航天测控通信研究所参加研究工作。他主要从事可重构计算、低功耗数字集成电路与系统设计、智能与无人驾驶汽车以及和硬件安全相关的嵌入式系统研究及应用。他已在TCAS I & II 、TVLSI、TC、JSSC以及DAC和ISSCC等国际知名期刊和会议上发表了近百篇学术论文,并获得1项美国专利。他是或曾是包括IEEE Transactions on Circuits & Systems I、IEEE Transactions on Circuits & Systems II、IEEE Transactions on Very Large Scale Integration (VLSI) Systems等国际期刊的副主编,并曾担任过FPT2010和FPT2013国际会议的的技术委员会共同主席 (TPC Co-Chair) 以及ASP-DAC 2014国际会议的共同大会主席 (General Co-Chair) 等。他是ASP-DAC 国际会议指导委员会 (Steering Committee) 的委员。他也是国际电气与电子工程师协会的高级会员。

代表性论文

1. M. Zhu, Y. Ha, C. Gu and L. Gao, “An Optimized Logarithmic Converter with Equal Distribution of Relative Errors”, IEEE Transactions on Circuits and Systems II, Vol 63, Issue 9, pp848-852, Sep 2016.
2. A. Li, A. Kumar, Y. Ha and H. Corporaal, “Correlation Ratio Based Volume Image Registration on GPUs”, Microprocessors and Microsystems (MICPRO), Vol 39, Issue 8, pp998-1011, Nov 2015.
3. G. Jiang, J. Wu, Y. Ha, Y. Wang and J. Sun, “Reconfiguring Three-dimensional Processor Arrays for Fault-tolerance: Hardness and Heuristic Algorithms”, IEEE Transactions on Computers, Vol 64, Issue 10, pp2926-2939, Oct 2015.
4. W. Zhao, Y. Ha and A. Massimo, “Novel Self Body-Biasing and Statistical Design for Near-Threshold Circuits with Ultra Energy-Efficient AES as Case Study”, IEEE Transactions on VLSI Systems, Vol 23, Issue 8, pp1390-1401, Aug 2015.
5. W. Zhao, A. Alvarez and Y. Ha, “A 65-nm 25.1-ns 30.7-fJ Robust Subthreshold Level Shifter with Wide Conversion Range”, IEEE Transactions on Circuits and Systems II, Vol 62, Issue 7, pp671-675, July 2015.
6. K. Huang, Y. Ha, R. Zhou, A. Kumar and Y. Lian, “A Low Active Leakage and High Reliability Phase Change Memory (PCM) based Non-Volatile FPGA Storage Element”, IEEE Transactions on Circuits and Systems I, Vol 61, Issue 9, pp2605-2613, Sep 2014.
7. Y. Wang and Y. Ha, “A Performance and Area Efficient ASIP for Higher-order DPA-resistant AES”, IEEE Journal on Emerging and Selected Topics in Circuits and Systems, Vol 4, Issue 2, pp190-202, June 2014.
8. H. Yu, Y. Ha, and B. Veeravalli, "Quality-Driven Dynamic Scheduling for Real-Time Adaptive Applications on Multiprocessor Systems", IEEE Transactions on Computers, Vol 62, No 10, pp2026-2040, Oct 2013.
9. Y. Wang and Y. Ha, "FPGA Based 40.9 Gbit/s Masked AES with Area Optimization for Storage Area Network", IEEE Transactions on Circuits and Systems II, Vol 60, Issue 1, pp36-40, Jan 2013.